

第3章
组合逻辑电路


计算机系

数字逻辑教学组

3.1 组合逻辑电路概述

一、组合逻辑电路模型及其特点

（1）模型



组合逻辑电路模型

输出函数：$Z_i=f_i（X_1,X_2,…,X_n）, i=1,...,m$

（2）特点

电路在任何时刻的输出只取决于该时刻的输入，而与过去的输入(电路状态)无关。

布尔函数的真值表直接决定了组合逻辑电路的逻辑关系。

3.1 组合逻辑电路概述

二、组合逻辑电路的描述方法

（1）真值表

（2）布尔函数表达式

（3）原理图

（4）HDL语言

（5）时序图描述法

时序图（**Timing Diagram**）是数字电路的输入信号和输出信号之间关系的图形表示方式。一般采用电路实验或者逻辑仿真的方法得到的。

3.1 组合逻辑电路概述

（5）时序图描述法

时序图和真值表之间可以直接转换。

通过分析时序图，可得到电路所实现逻辑函数的真值表；利用布尔函数的真值表也可以绘制电路工作的时序图。


一个完整的组合逻辑电路时序图，应该描述输入信号在各种取值组合情况下对应的电路输出波形。

例：$F(A,B,C) = AB + BC$

真值表描述

A	B	C	F
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

时序图描述



可以看到，**AB=11**或**BC=11**时，函数值**F**为 **1**，否则**F**为 **0**，与真值表完全相同。

3.2 组合逻辑电路的设计

一、组合逻辑电路设计的方法

设计任务：	根据给定的逻辑要求，设计出能实现该功能的组合逻辑电路。
设计原则：	正确性和经济性（电路最简）
基本步骤：	①分析设计要求并列出真值表→②求最简输出逻辑式→③画逻辑图→④实验验证。

第①步非常关键：

- 分析给定问题，确定输入变量和输出变量，并规定它们的符号与逻辑取值(即规定它们何时取值 0 ，何时取值 1)，即建立电路的外部模型。
- 根据输出变量和输入变量的逻辑关系，列出真值表。

3.2 组合逻辑电路的设计

二、设计举例

例1: 试用与非门设计一个三变量表决电路,表决规则为少数服从多数.



A	B	C	F
0	0	0	
0	0	1	
0	1	0	
0	1	1	
1	0	0	
1	0	1	
1	1	0	
1	1	1	

解: (1)定义输入输出变量，列真值表

设A、B、C表示三个输入变量，F表示表决结果。并设A、B、C为1表示赞成，为0表示反对；F为1表示表决通过，为0 表示不通过。 (必须说明)

(2)化简,求与非-与非表达式


3.2 组合逻辑电路的设计

C \ AB	00	01	11	10
0	0	0	1	0
1	0	1	1	1

$$F = AB + AC + BC$$


$$= \overline{\overline{AB} \cdot \overline{AC} \cdot \overline{BC}}$$

(3)画逻辑电路图



3.2 组合逻辑电路的设计

例2:设计一个监视交通信号灯工作状态的逻辑电路,每一组信号灯由红、黄、绿三盏灯组成，正常工作时，任何时刻必有一盏灯亮，而且只有一盏灯亮。当出现其它点亮状态时，*电路出现故障，发出报警信号*，提醒工作人员维修。



3.2 组合逻辑电路的设计


解：**(1)定义输入输出，列真值表**

输入：交通信号灯红黄绿灯的工作状态分别用R、A、G表示，亮为1，灭为0；

输出：故障信号Z，故障为1，正常为0。

R	A	G	Z
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

(2)求最简表达式




$$Z=\overline{R}\,\overline{A}\,\overline{G}+AG+RG+RA$$

3.2 组合逻辑电路的设计


(3)画逻辑电路图

$$Z = \overline{R}\overline{A}\overline{G} + AG + RG + RA$$




3.2 组合逻辑电路的设计

例3:设计能够实现如图所示时序图的逻辑电路，其中波形A、B、C为输入信号，波形F为输出信号。要求用与非门、或非门设计此逻辑电路。



解：（1）**由题意可知，电路的输入为A、B、C，输出为F。并根据时序图，列真值表。**

3.2 组合逻辑电路的设计



A	B	C	F
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

3.2 组合逻辑电路的设计

(2) **化简,求最简函数表达式**

A	B	C	F
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

$$F = AB + AC$$

C \ AB	00	01	11	10
0	0	0	1	0
1	0	0	1	1

$$\overline{F} = \overline{A} + \overline{B}\,\overline{C} \Rightarrow F = A(B + C)$$

C \ AB	00	01	11	10
0	0	0	1	0
1	0	0	1	1


3.2 组合逻辑电路的设计


将与或式和或与式分别两次取非，再利用德摩根定理，即可得到函数的与非-与非表达式和或非-或非表达式

$$F = AB + AC = \overline{\overline{AB + AC}} = \overline{\overline{AB} \cdot \overline{AC}}$$

$$F = A(B + C) = \overline{\overline{A(B + C)}} = \overline{\overline{A} + \overline{B + C}}$$

（3）**用与非门和或非门实现，画出逻辑电路**





3.2 组合逻辑电路的设计

例 4：试为某水坝设计一个水位报警控制器，设水位高度用四位二进制数提供。当水位上升到 8 米时，白指示灯开始亮；当水位上升到 10 米时，黄指示灯开始亮；当水位上升到 12 米时，红指示灯开始亮，其它灯灭；水位不可能上升到 14 米，要求用与非门设计此逻辑电路。

分析：由题意可知，可得水位报警控制器模型。



3.2 组合逻辑电路的设计

解：（1）根据题意，定义输入输出信号，列真值表。



输入：水位高度，0~13米（水位不可能上升到14米），用4位二进制数表示设为$B_4B_3B_2B_1$。

输出：3个指示灯白黄红，分别设为F_w、F_y和F_r，定义灯亮为 1，灯灭为 0。

注意：由于水位不可能达到 14 米，因此输入为 14、15 米时，3个指示灯输出为任意 d。

3.2 组合逻辑电路的设计

真值表


当水位上升到8米时，白指示灯开始亮；
当水位上升到10米时，黄指示灯开始亮；
当水位上升到12米时，红指示灯开始亮，
其它灯灭；

B_4	B_3	B_2	B_1	F_w	F_y	F_r
0	0	0	0	0	0	0
0	0	0	1	0	0	0
0	0	1	0	0	0	0
0	0	1	1	0	0	0
0	1	0	0	0	0	0
0	1	0	1	0	0	0
0	1	1	0	0	0	0
0	1	1	1	0	0	0
1	0	0	0	1	0	0
1	0	0	1	1	0	0
1	0	1	0	1	1	0
1	0	1	1	1	1	0
1	1	0	0	0	0	1
1	1	0	1	0	0	1
1	1	1	0	d	d	d
1	1	1	1	d	d	d

3.2 组合逻辑电路的设计

B_4	B_3	B_2	B_1	F_w	F_y	F_r
0	0	0	0	0	0	0
0	0	0	1	0	0	0
0	0	1	0	0	0	0
0	0	1	1	0	0	0
0	1	0	0	0	0	0
0	1	0	1	0	0	0
0	1	1	0	0	0	0
0	1	1	1	0	0	0
1	0	0	0	1	0	0
1	0	0	1	1	0	0
1	0	1	0	1	1	0
1	0	1	1	1	1	0
1	1	0	0	0	0	1
1	1	0	1	0	0	1
1	1	1	0	d	d	d
1	1	1	1	d	d	d

(2) 化简,求最简与或表达式



$$F_w = B_4\overline{B_3} = \overline{\overline{B_4}\,\overline{B_3}} \qquad F_y = B_4B_2 = \overline{\overline{B_4B_2}} \qquad F_r = B_4B_3 = \overline{\overline{B_4B_3}}$$


3.2 组合逻辑电路的设计

（3）**用与非门实现，画出逻辑电路**

$$F_w = B_4\overline{B_3} = \overline{\overline{B_4\overline{B_3}}}$$

$$F_y = B_4B_2 = \overline{\overline{B_4B_2}}$$

$$F_r = B_4B_3 = \overline{\overline{B_4B_3}}$$



3.2 组合逻辑电路的设计

例5：设计一个原码转换成补码的组合逻辑电路。

位数不多时，可以用列真值表的方法设计实现。

位数较多时，真值表将很庞大，需要寻求另外的解决办法。

$[X]_{原}$和$[X]_{补}$之间的转换规则：

当X≥0时，$[X]_{补}=[X]_{原}$；

当X<0 时，$[X]_{补}=[X]_{原}$除符号位外按位取反末位加1。

原码：A=1.1 0 1 1 0 1 1 0 0 0

取反　　不变

补码：B=1.0 1 0 0 1 0 1 0 0 0

对负数原码求补码时，从原码低位起第一个1及其以后的各位不变，其余各位(除符号位)取反。换句话说，对任何一位数值位要不要取反，只要检查比该位低的各位有没有1，若有1，则取反；若无1，则不变。

3.2 组合逻辑电路的设计

设原码A和补码B分别为

$A=A_sA_nA_{n-1}\cdots A_2A_1$；　　$B=B_sB_nB_{n-1}\cdots B_2B_1$

则：　$B_s=A_s$

$B_i=A_i\oplus A_s(A_{i-1}+A_{i-2}+\ldots+A_1)$, $i=2,\ldots,n$

$B_1=A_1$


将不同的i值代入上式，得到

$i=2, B_2=A_2\oplus A_sA_1$

$i=3, B_3=A_3\oplus A_s(A_2+A_1)$

……

$i=n, B_n=A_n\oplus A_s(A_{n-1}+A_{n-2}+\ldots+A_1)$



练习

1、设计8421BCD码转换成余3码的逻辑电路。

2、设有三台设备，采用红黄两个指示灯表明它们的运行状况。运行良好灯不亮，一台设备出故障黄灯亮，两台设备出故障红灯亮，三台设备出故障红灯黄灯都亮。设计指示三台设备运行状态的逻辑电路。

补充例题

1、设 A，B，C和 D 代表四位二进制数码，且 x= 8A + 4B + 2 C+D ，写出下列问题的判断条件：


（1）$4 < x \leq 15$


（2）$1 \leq x \leq 9$

解：根据题目要求，即要写成满足要求的函数表达式，输入是四位二进制数用ABCD 四个变量表示，输出设为F1 和F2，F1 和F2 即为x。

（1）列真值表，满足条件函数值为1，否则为0。

A	B	C	D	F1	F2
0	0	0	0	0	0
0	0	0	1	0	1
0	0	1	0	0	1
0	0	1	1	0	1
0	1	0	0	0	1
0	1	0	1	1	1
0	1	1	0	1	1
0	1	1	1	1	1
1	0	0	0	1	1
1	0	0	1	1	1
1	0	1	0	1	0
1	0	1	1	1	0
1	1	0	0	1	0
1	1	0	1	1	0
1	1	1	0	1	0
1	1	1	1	1	0






补充例题

2、设二进制补码$[x]_{补}=X_0.X_1X_2X_3X_4$，写出（1/2≤x）或(x<-1/2)的判断条件。

解：

因为1/2≤x，所以$0.1000 \leqslant [x]_{补}$

因为x<-1/2，所以$[x]_{补}<1.1000$



$$F_{(1/2\leqslant x)\text{ 或}(x<-1/2)} = \overline{X_0}X_1 + X_0\overline{X_1}$$

3.3 组合逻辑电路分析

一、分析方法

- 分析任务：就是根据给定某逻辑电路，分析其逻辑功能。
- 分析的基本步骤：

（1）确定电路的外部模型，包括输入、输出信号；

（2）写出每个门电路的函数表达式；

（3）用代入规则写出输出函数的表达式，并化简为最简与或表达式；


（4）列出函数真值表；

（5）描述电路功能。

3.3 组合逻辑电路分析


二、分析举例

例1：组合电路如图所示，分析该电路的逻辑功能。



解：（1）确定电路的外部模型，电路输入为A、B、C；电路输出为F。

3.3 组合逻辑电路分析



（2）写出每个门电路的函数表达式

$$P=\overline{ABC} \qquad L=AP \qquad M=BP \qquad N=CP$$

$$F=L+M+N=AP+BP+CP=A\overline{ABC}+B\overline{ABC}+C\overline{ABC}$$

$$=A(\overline{A}+\overline{B}+\overline{C})+B(\overline{A}+\overline{B}+\overline{C})+C(\overline{A}+\overline{B}+\overline{C})$$

（3）化简

$$=A\overline{B}+A\overline{C}+\overline{A}B+B\overline{C}+\overline{A}C+\overline{B}C$$

AB / C	00	01	11	10
0	0	1	1	1
1	1	1	0	1

$$F=A\overline{B}+B\overline{C}+\overline{A}C$$


（4）列出真值表。

A	B	C	F
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

（5）描述逻辑功能 ：当A、B、C三个变量不一致时，输出为“1”，所以该电路为三变量非一致电路。

3.3 组合逻辑电路分析

例2：分析下图所示逻辑电路的功能。



解：(1) 写出输出函数表达式

$$Z_1=\overline{A} \quad Z_2=\overline{B}$$

$$Z_3=\overline{A}B \quad Z_4=A\overline{B}$$

$$Z=\overline{\overline{A}B\bullet A\overline{B}}$$

$$Z=\overline{\overline{A}B\bullet A\overline{B}}=\overline{\overline{A}B}+\overline{A\overline{B}}=\overline{A}B+A\overline{B}=A\oplus B$$

(2) 列真值表


输 入		输 出
A	B	Z
0	0	0
0	1	1
1	0	1
1	1	0

(3) 分析逻辑功能

该电路是由五个*与非门*构成的*异或*门。

3.3 组合逻辑电路分析

练习：分析如下逻辑电路的逻辑功能。



3.4 常用组合逻辑电路分析与应用

常用组合逻辑电路主要包括：

- 二进制运算电路
- 编码器
- 译码器
- 数据选择器
- 数据分配器
- 数值比较器

3.4 常用组合逻辑电路分析与应用

一、 二进制加法器

二进制加法器是实现二进制加法运算的逻辑电路，主要包括半加器、全加器、二进制并行加法器等。

1. 半加器

对两个一位二进制数进行算术加法运算，求得“和”及“进位”的逻辑电路，称之为半加器。

（1）半加器设计



半加器的外部模型

3.4 常用组合逻辑电路分析与应用

- 定义输入输出，列真值表。

  输入：*A*、*B*分别为两个一位二进制数；

  输出：S_H、C_H分别为加法运算产生的本位“和”及向高位的“进位”。

A	B	S_H	C_H
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

$$S_H = \overline{A}B + A\overline{B}$$

$$C_H = AB$$

3.4 常用组合逻辑电路分析与应用

（2）用集成逻辑门电路实现


$$\begin{cases} S_H = \overline{A}B + A\overline{B} \\ C_H = AB \end{cases}$$

- 用与、或、非门实现半加器。即用门电路直接替换函数表达式中逻辑关系。
- 用与非门实现半加器。先将函数表达式变成与非-与非表达式，然后实现。

$$S_H = \overline{A}B + A\overline{B} = \overline{\overline{\overline{A}B + A\overline{B}}} = \overline{\overline{\overline{A}B} \cdot \overline{A\overline{B}}} \qquad C_H = AB = \overline{\overline{AB}}$$

- 用异或门实现半加器。

$$S_H = \overline{A}B + A\overline{B} = A \oplus B \qquad C_H = AB$$



3.4 常用组合逻辑电路分析与应用


- 用无反变量输入的与非门实现半加器。

$$C_H = AB = \overline{\overline{AB}}$$

$$S_H = \overline{A}B + A\overline{B} = \overline{\overline{\overline{A}B + A\overline{B}}} = \overline{\overline{\overline{A}B} \cdot \overline{A\overline{B}}}$$

$$\overline{A}B = \overline{\overline{AB} \cdot B} \qquad A\overline{B} = \overline{\overline{AB} \cdot A}$$

$$S_H = \overline{\overline{\overline{AB} \cdot B} \cdot \overline{\overline{AB} \cdot A}}$$



由函数表达式可以看出，该表达式不仅不用非门，而且与非门个数最少。

3.4 常用组合逻辑电路分析与应用

2. 全加器

对两个一位二进制数进行算术加法运算，并考虑低位进位，即相当于三个一位二进制数相加，得到“和”及“进位”的逻辑电路，称之为全加器。

（1）全加器设计 ——用异或门、半加器实现

分析：根据定义可得全加器外部模型



3.4 常用组合逻辑电路分析与应用

解：(1) 定义输入输出，列真值表

输入：A_i、B_i 分别表示两个1位二进制数对应位的被加数和加数，C_{i-1} 表示低位来的进位数。

输出：本位的和 S_i 及向高位的进位数 C_i

(2) 求最简表达式

$$S_i = \sum m(1,2,4,7)$$

$$= \overline{A}_i\overline{B}_iC_{i-1} + \overline{A}_iB_i\overline{C}_{i-1} + A_i\overline{B}_i\overline{C}_{i-1} + A_iB_iC_{i-1}$$

$$C_i = \sum m(3,5,6,7)$$

$$= \overline{A}_iB_iC_{i-1} + A_i\overline{B}_iC_{i-1} + A_iB_i\overline{C}_{i-1} + A_iB_iC_{i-1}$$

输入			输出	
A_i	B_i	C_{i-1}	S_i	C_i
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

3.4 常用组合逻辑电路分析与应用

$$S_i = \sum m(1,2,4,7)$$

$$= \overline{A}_i\overline{B}_iC_{i-1} + \overline{A}_iB_i\overline{C}_{i-1} + A_i\overline{B}_i\overline{C}_{i-1} + A_iB_iC_{i-1}$$

$$= C_{i-1}(\overline{A}_i\overline{B}_i + A_iB_i) + \overline{C}_{i-1}(\overline{A}_iB_i + A_i\overline{B}_i)$$

$$= C_{i-1}\overline{A_i \oplus B_i} + \overline{C}_{i-1}(A_i \oplus B_i)$$


$$= A_i \oplus B_i \oplus C_{i-1}$$

$$C_i = \sum m(3,5,6,7)$$

$$= \overline{A}_iB_iC_{i-1} + A_i\overline{B}_iC_{i-1} + A_iB_i\overline{C}_{i-1} + A_iB_iC_{i-1}$$

$$= A_iB_i(C_{i-1} + \overline{C}_{i-1}) + C_{i-1}(\overline{A}_iB_i + A_i\overline{B}_i)$$

$$= A_iB_i + C_{i-1}(A_i \oplus B_i) = \overline{A_iB_i + C_{i-1}(A_i \oplus B_i)}$$



(3)用异或门实现逻辑图

3.4 常用组合逻辑电路分析与应用

- 用半加器实现全加器

$$S_{iH} = A_i \oplus B_i = \overline{\overline{A_i B_i} \cdot B_i \cdot A_i \cdot \overline{A_i B_i}}$$

$$C_{iH} = A_i B_i = \overline{\overline{A_i B_i}}$$


$$S_i = A_i \oplus B_i \oplus C_{i-1} = S_{iH} \oplus C_{i-1}$$

$$= \overline{\overline{S_{iH} C_{i-1}} \cdot C_{i-1} \cdot \overline{S_{iH} C_{i-1}} \cdot S_{iH}}$$

$$C_i = A_i B_i + C_{i-1}(A_i \oplus B_i) = C_{iH} + C_{i-1} S_{iH}$$

$$= \overline{\overline{C_{iH} + C_{i-1} S_{iH}}} = \overline{\overline{C_{iH}} \cdot \overline{C_{i-1} S_{iH}}}$$

得到一种用无反变量输入的与非门实现的全加器。




3.4 常用组合逻辑电路分析与应用

3. 二进制加法器

- 对两个 n 位二进制数进行算术加法运算，并考虑最低位进位，得到“和”及最高位“进位”的逻辑电路，称之为二进制加法器或二进制并行加法器。
- 按照进位方式和电路结构的不同分为：
  - 行波进位（或串行进位）的二进制并行加法器
  - 先行进位（或并行进位）的二进制并行加法器

3.4 常用组合逻辑电路分析与应用

（1）串行进位的二进制并行加法器



串行进位的四位二进制并行加法器

串行进位加法器特点:

- **结构简单，由全加器串联而成**
- **进位逐级传送，运算速度慢**
- **一般应用于对速度要求不高的中低速场合**

3.4 常用组合逻辑电路分析与应用

（2）先行进位的二进制并行加法器

先行进位：每一位二进制加法的进位是“同时”产生的，不需要等到低位的进位送来后才形成。

方法: 使较低位的进位信号越过中间各级而直接决定较高位的进位输出。

特点：速度快，但结构复杂

每个高位进位输出都依赖于低位进位输入

分析全加器进位函数：

$$C_i=A_iB_i+(A_i\oplus B_i)C_{i-1}$$

产生进位有两种可能：

- 本位产生进位时，即$A_iB_i=1$，进位与低位来的进位无关；
- 本位不产生进位时，即$A_i\oplus B_i=1$，低位进位向高位传递

3.4 常用组合逻辑电路分析与应用

$$C_i=A_iB_i+(A_i \oplus B_i)C_{i-1}$$

令 $G_i=A_iB_i$，　G_i 称为进位产生函数；

$P_i=A_i \oplus B_i$，　P_i 称为进位传输函数

则 $C_i = P_iC_{i-1} + G_i$

$C_1 = P_1C_0 + G_1$

$C_2 = P_2C_1 + G_2$　　$C_2 = P_2P_1C_0 + P_2G_1 + G_2$

$C_3 = P_3C_2 + G_3$　　$C_3 = P_3P_2P_1C_0 + P_3P_2G_1 + P_3G_2 + G_3$

$C_4 = P_4C_3 + G_4$


$C_4 = P_4P_3P_2P_1C_0 + P_4P_3P_2G_1 + P_4P_3G_2 + P_4G_3 + G_4$

$S_i=A_i \oplus B_i \oplus C_{i-1}=P_i \oplus C_{i-1}$

$S_1=P_1 \oplus C_0$　　$S_2=P_2 \oplus C_1$

$S_3=P_3 \oplus C_2$　　$S_4=P_4 \oplus C_3$


先行进位的四位二进制并行加法器




进位传递时间的节省是以逻辑电路的复杂性为代价。因此，当位数较多时，通常采用折衷的办法，即将字长 **n** 位分为若干组。组内采用先行进位，组间采用串行进位，保证速度又节省器件。

3.4 常用组合逻辑电路分析与应用


四位二进制并行加法器是一种典型的中规模集成电路MSI逻辑部件，型号有 7483、74283和74181。先行进位四位二进制并行加法器74283管脚排列和原理图如下：



管脚排列




原理图



3.4 常用组合逻辑电路分析与应用

例1： 用四位二进制并行加法器设计一个将8421BCD码转换为余3码的代码转换电路。

分析： 余3码 = 8421BCD码 + 0011




3.4 常用组合逻辑电路分析与应用

例2：用四位二进制并行加法器设计一个四位加法/减法器。


设a和b分别为四位二进制数，并令$a=a_4a_3a_2a_1$，$b=b_4b_3b_2b_1$，其加减运算通过选择变量M加以控制：

- 当M=0时，执行a+b运算；
- 当M=1时，通过对b求反相加执行a-b运算，并使$C_0=1$。



如何合并？关键是如何实现C_0=0时，b不变；C_0=1时，b取反？

3.4 常用组合逻辑电路分析与应用



思考：用四位二进制并行加法器设计一个带进位的一位 **8421BCD** 码十进制加法器。


3.4 常用组合逻辑电路分析与应用

二、编码器

定义：将特定信息编成二进制代码的逻辑电路。

- n 位二进制编码器可以对最多 2^n个输入信号进行编码。

以3位二进制编码器为例




- 8个信号输入，3个二进制编码输出
- 输入个数M输出个数n关系：$2^{(n-1)}<M<=2^n$

3.4 常用组合逻辑电路分析与应用

1. 普通编码器基本原理

8-3线编码器功能表

输入								输出		
I_0	I_1	I_2	I_3	I_4	I_5	I_6	I_7	Y_2	Y_1	Y_0
1	0	0	0	0	0	0	0	0	0	0
0	1	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	1	0
0	0	0	1	0	0	0	0	0	1	1
0	0	0	0	1	0	0	0	1	0	0
0	0	0	0	0	1	0	0	1	0	1
0	0	0	0	0	0	1	0	1	1	0
0	0	0	0	0	0	0	1	1	1	1



$$Y_2 = I_4 + I_5 + I_6 + I_7$$

$$Y_1 = I_2 + I_3 + I_6 + I_7$$

$$Y_0 = I_1 + I_3 + I_5 + I_7$$

特点：在某一个时刻，只允许一个输入为1，否则将使编码输出产生混乱。

3.4 常用组合逻辑电路分析与应用

2. 优先编码器原理

优先编码器是输入端同时有多个信号到来，编码器按优先权排队，先对优先权级别最高的输入信号进行编码。

8-3 线优先编码器功能表

I_0	I_1	I_2	I_3	I_4	I_5	I_6	I_7	A_2	A_1	A_0
1	0	0	0	0	0	0	0	0	0	0
X	1	0	0	0	0	0	0	0	0	1
X	X	1	0	0	0	0	0	0	1	0
X	X	X	1	0	0	0	0	0	1	1
X	X	X	X	1	0	0	0	1	0	0

对输入信号I_i进行编码的条件：I_i 输入有效（为 1），且比 I_i 优先级高的输入信号都无效（为 0），比 I_i 优先级低的输入信号可任意。

3.4 常用组合逻辑电路分

I_0	I_1	I_2	I_3	I_4	I_5	I_6	I_7	A_2	A_1	A_0
1	0	0	0	0	0	0	0	0	0	0
X	1	0	0	0	0	0	0	0	0	1
X	X	1	0	0	0	0	0	0	1	0
X	X	X	1	0	0	0	0	0	1	1
X	X	X	X	1	0	0	0	1	0	0
X	X	X	X	X	1	0	0	1	0	1
X	X	X	X	X	X	1	0	1	1	0
X	X	X	X	X	X	X	1	1	1	1

按照功能表，可得A_0～A_2的表达式：

$$A_2 = I_4\overline{I_5}\,\overline{I_6}\,\overline{I_7} + I_5\overline{I_6}\,\overline{I_7} + I_6\overline{I_7} + I_7$$

$$A_1 = I_2\overline{I_3}\,\overline{I_4}\,\overline{I_5}\,\overline{I_6}\,\overline{I_7} + I_3\overline{I_4}\,\overline{I_5}\,\overline{I_6}\,\overline{I_7} + I_6\overline{I_7} + I_7$$

$$A_0 = I_1\overline{I_2}\,\overline{I_3}\,\overline{I_4}\,\overline{I_5}\,\overline{I_6}\,\overline{I_7} + I_3\overline{I_4}\,\overline{I_5}\,\overline{I_6}\,\overline{I_7} + I_5\overline{I_6}\,\overline{I_7} + I_7$$

化简得：

$$A_2 = I_4 + I_5 + I_6 + I_7$$

$$A_1 = I_2\overline{I_4}\,\overline{I_5} + I_3\overline{I_4}\,\overline{I_5} + I_6 + I_7$$


$$A_0 = I_1\overline{I_2}\,\overline{I_4}\,\overline{I_6} + I_3\overline{I_4}\,\overline{I_6} + I_5\overline{I_6} + I_7$$

常用的编码器集成电路芯片：


- 8-3 线优先编码器-74148
- 二-十进制优先编码器 74147

3.4 常用组合逻辑电路分析与应用

3.8-3 线优先编码器 74148



管脚排列



原理图符号

3.4 常用组合逻辑电路分析与应用

8-3 线优先编码器74148功能表

EI'	I_0'	I_1'	I_2'	I_3'	I_4'	I_5'	I_6'	I_7'	A_2'	A_1'	A_0'	GS'	EO'
1	X	X	X	X	X	X	X	X	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1	1	0
0	0	1	1	1	1	1	1	1	1	1	1	0	1
0	X	0	1	1	1	1	1	1	1	1	0	0	1
0	X	X	0	1	1	1	1	1	1	0	1	0	1
0	X	X	X	0	1	1	1	1	1	0	0	0	1
0	X	X	X	X	0	1	1	1	0	1	1	0	1
0	X	X	X	X	X	0	1	1	0	1	0	0	1

用 74148 容易实现少于 等于8 个输入信号编码器应用，多于 8 个输入信号时，可以利用输出扩展信号GS'、EO'形成更大规模的优先级编码器。

3.4 常用组合逻辑电路分析与应用

三、译码器

译码是编码的逆过程，译码器（**Decoder**）是将输入的二进制编码翻译成具有一定含义输出信号的电路。

译码器的种类：


- 二进制译码器
- **BCD**码译码器
- 数字显示译码器（如七段显示译码器）

3.4 常用组合逻辑电路分析与应用

1. 译码器的基本原理

二进制码译码器，也称最小项译码器，基本功能是将 n 位二进制编码作为输入，产生 2^n个最小项的译码输出。

- 广泛应用于计算机电路中，在存储器芯片中用于对存储器的数据单元寻址。



3-8 线译码器电路模型

$$Y_0(x_0,x_1,x_2)=m_0$$

$$Y_1(x_0,x_1,x_2)=m_1$$

$$\cdots$$


$$Y_7(x_0,x_1,x_2)=m_7$$

- 双 2-4 译码器 74139
- 3-8 线译码器 74138
- 4-16 线译码器 74154


3.4 常用组合逻辑电路分析与应用

2. 3-8 线译码器 74138

（1）74138 的基本功能



管脚排列



原理图符号

3.4 常用组合逻辑电路分析与应用

74138 的功能表

OE_1	OE'_{2A}	OE'_{2B}	C	B	A	Y'_0	Y'_1	Y'_2	Y'_3	Y'_4	Y'_5	Y'_6	Y'_7
L	X	X	X	X	X	H	H	H	H	H	H	H	H
X	H	X	X	X	X	H	H	H	H	H	H	H	H
X	X	H	X	X	X	H	H	H	H	H	H	H	H
H	L	L	L	L	L	L	H	H	H	H	H	H	H
H	L	L	L	L	H	H	L	H	H	H	H	H	H
H	L	L	L	H	L	H	H	L	H	H	H	H	H
H	L	L	L	H	H	H	H	H	L	H	H	H	H
H	L	L	H	L	L	H	H	H	H	L	H	H	H
H	L	L	H	L	H	H	H	H	H	H	L	H	H
H	L	L	H	H	L	H	H	H	H	H	H	L	H
H	L	L	H	H	H	H	H	H	H	H	H	H	L

- 第一行，使能端OE_1无效，无论输入如何，译码输出无效；
- 第二、三行，OE'_{2A}或OE'_{2B}无效，无论输入如何，译码输出无效；
- 后面各行，使能端都有效，根据输入，产生对应低电平译码输出；

3.4 常用组合逻辑电路分析与应用

（2）用74138 实现布尔函数

例：用 74138 实现逻辑函数 $Y(A,B,C,D)=AB\overline{C}+ACD$

分析：


- *74138 实质上是输入变量的最小项生成电路，只不过是反变量输出且增加了使能条件，因此要想办法将布尔函数变形为最小项表达式，且最小项要用反变量表示。*
- *函数有四个自变量，因此需要选择其中之一作为使能信号，剩余三个变量作为译码输入。*

$$
\begin{aligned}
Y(A,B,C,D) &= AB\overline{C}+ACD = A(B\overline{C}+CD) \\
&= A(B\overline{C}D+B\overline{C}\,\overline{D}+BCD+\overline{B}CD) \\
&= A(m_3+m_4+m_5+m_7) = A(\overline{m_3\cdot m_4\cdot m_5\cdot m_7}) \\
&= A(\overline{\overline{Y_3}\cdot\overline{Y_4}\cdot\overline{Y_5}\cdot\overline{Y_7}})
\end{aligned}
$$

3.4 常用组合逻辑电路分析与应用

$$Y(A,B,C,D) = A(\overline{\overline{Y_3} \cdot \overline{Y_4} \cdot \overline{Y_5} \cdot \overline{Y_7}})$$

- 当A为 1 时，74138 正常译码，函数的输出即为其译码输出Y_3'、Y_4'、Y_5'、Y_7'的与非。




3.4 常用组合逻辑电路分析与应用

四、数据选择器

又称多路选择器(Multiplexer，MUX)或多路开关。

基本逻辑功能：在n个选择输入信号的控制下，从2^n个输入数据中选择其中一路输出的电路。





常用 2 选 1、4 选 1、8 选 1和 16 选 1 等数据选择器。

3.4 常用组合逻辑电路分析与应用

1. 数据选择器的基本原理

四选一数据选择器模型






输出函数表达式：


$$Y = m_0 C_0 + m_1 C_1 + m_2 C_2 + m_3 C_3$$

- m_i是以B、A作为自变量构成的最小项
- C_i是输入数据

3.4 常用组合逻辑电路分析与应用

2. 四选一数据选择器 74153





原理图符号

一片 74153 中封装了两个完全一样的四选一数据选择器；每个数据选择器有一个使能输入端；共用一组选择输入。

3.4 常用组合逻辑电路分析与应用

74153 每个数据选择器功能表

G'	B	A	C_0	C_1	C_2	C_3	Y	
H	X	X	X	X	X	X	L	使能端无效
L	L	L	L	X	X	X	L	
L	L	L	H	X	X	X	H	
L	L	H	X	L	X	X	L	
L	L	H	X	H	X	X	H	
L	H	L	X	X	L	X	L	
L	H	L	X	X	H	X	H	
L	H	H	X	X	X	L	L	
L	H	H	X	X	X	H	H	

$$Y = \overline{G'}(m_0C_0 + m_1C_1 + m_2C_2 + m_3C_3)$$

3.4 常用组合逻辑电路分析与应用

3. 用数据选择器实现布尔函数

例： 用 **74153** 实现逻辑函数 $Z=F(A,B,C)=\sum m(1,3,5,6)$

分析：**74153** 实质上是最小项带系数的布尔函数表达式，只不过增加了使能条件，因此要想办法将布尔函数变形为最小项带系数的布尔函数表达式。

$$Z=\overline{A}\overline{B}C+\overline{A}BC+A\overline{B}C+AB\overline{C}$$

选择***B***和***C***为选通输入信号，产生m_0~m_3，则

$$Z=\overline{A}m_1+\overline{A}m_3+Am_1+Am_2=0\cdot m_0+1\cdot m_1+A\cdot m_2+\overline{A}\cdot m_3$$


对比**74153**表达式 $Y=\overline{G'}(m_0C_0+m_1C_1+m_2C_2+m_3C_3)$

得到：

$$G'=0,\ C_0=0,\ C_1=1,\ C_2=A,\ C_3=\overline{A}$$

3.4 常用组合逻辑电路分析与应用


$$G'=0,\ C_0=0,\ C_1=1,\ C_2=A,\ C_3=\overline{A}$$



3.4 常用组合逻辑电路分析与应用


选择器扩展

【例】利用一片74××153构成一个8选1数据选择器。



3.4 常用组合逻辑电路分析与应用

- **8选1数据选择器74151**
  - 逻辑符号和功能表



输　入				输　出	
$\overline{S}$	A_2	A_1	A_0	Y	$\overline{Y}$
1	×	×	×	0	1
0	0	0	0	D_0	$\overline{D}_0$
0	0	0	1	D_1	$\overline{D}_1$
0	0	1	0	D_2	$\overline{D}_2$
0	0	1	1	D_3	$\overline{D}_3$
0	1	0	0	D_4	$\overline{D}_4$
0	1	0	1	D_5	$\overline{D}_5$
0	1	1	0	D_6	$\overline{D}_6$
0	1	1	1	D_7	$\overline{D}_7$

练习


用**74138**和与非门实现 $Y = AB + BC + AC$

3.4 常用组合逻辑电路分析与应用

五、数据分配器

又叫多路分配器（**Demultiplexer，DeMUX**）

逻辑功能：根据n个选择输入信号的不同组合，把输入数据送到2^n个数据输出端中的某一个去




1路-4路数据分配器示意图


3.4 常用组合逻辑电路分析与应用

1. 1路-8路数据分配器74138

- **74138既可当译码器，也可当 1 路-8 路数据分配器使用**



管脚排列




原理图符号

3.4 常用组合逻辑电路分析与应用

2. 应用

- 数据选择器和数据分配器结合，实现多路信号的分时传送，以减少传输线数。



8路数据分时传输示意图

3.4 常用组合逻辑电路分析与应用

六、数值比较器

数值比较器是用来比较两个数的数值大小的逻辑电路。

1. 1位二进制数值比较器

功能：比较两个1位二进制数a，b的大小，产生大于、等于、小于的结果。

1位二进制数值比较器真值表

a	b	$F_{a>b}$	$F_{a=b}$	$F_{a<b}$
0	0	0	1	0
0	1	0	0	1
1	0	1	0	0
1	1	0	1	0

$$F_{a>b} = a\bar{b} = a \cdot \overline{ab}$$

$$F_{a<b} = \bar{a}b = b \cdot \overline{ab}$$


$$F_{a=b} = \bar{a}\bar{b} + ab$$

$$= \overline{a\bar{b} + \bar{a}b} = \overline{F_{a>b} + F_{a<b}}$$

3.4 常用组合逻辑电路分析与应用

一位数值比较器原理图

$$F_{a>b} = a\bar{b} = a \cdot \overline{ab}$$
$$F_{a<b} = \bar{a}b = b \cdot \overline{ab}$$
$$F_{a=b} = \overline{F_{a>b} + F_{a<b}}$$



思考：两个多位二进制数**A**和**B**，如何比较大小？


方法：从**A**的最高位和**B**的最高位进行比较：


- 不相等，则该位比较结果就是两数比较结果；
- 相等，再比较次高位，依次类推。

3.4 常用组合逻辑电路分析与应用

2. 带级联的四位二进制数值比较器 7485

- 管脚排列和原理图符号





7485功能表


四位数值输入				低位级联输入			输出		
A_3, B_3	A_2, B_2	A_1, B_1	A_0, B_0	$I_{A>B}$	$I_{A<B}$	$I_{A=B}$	$F_{A>B}$	$F_{A<B}$	$F_{A=B}$
$A_3 > B_3$	X	X	X	X	X	X	H	L	L
$A_3 < B_3$	X	X	X	X	X	X	L	H	L
$A_3 = B_3$	$A_2 > B_2$	X	X	X	X	X	H	L	L
$A_3 = B_3$	$A_2 < B_2$	X	X	X	X	X	L	H	L
$A_3 = B_3$	$A_2 = B_2$	$A_1 > B_1$	X	X	X	X	H	L	L
A3= B3	$A_2 = B_2$	$A_1 < B_1$	X	X	X	X	L	H	L
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 > B_0$	X	X	X	H	L	L
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 < B_0$	X	X	X	L	H	L
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	H	L	L	H	L	L
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	L	H	L	L	H	L
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	X	X	H	L	L	H
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	H	H	L	L	L	L
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	L	L	L	H	H	L

***A=B* 时，最终结果取决于级联输入**

3.4 常用组合逻辑电路分析与应用

3. 数值比较器的应用

例1：用7485比较两个3位二进制数W(w3w2w1)和V(v3v2v1)的大小。




3.4 常用组合逻辑电路分析与应用

例2：用7485比较两个8位二进制数的大小

用两片7485组成8位数值比较器（串联扩展方式）

输入：$A=A_7A_6A_5A_4A_3A_2A_1A_0$　$B=B_7B_6B_5B_4B_3B_2B_1B_0$

输出：$F_{A>B}$ $F_{A<B}$ $F_{A=B}$




3.4 常用组合逻辑电路分析与应用

例2：用7485比较两个8位二进制数的大小

用两片7485组成8位数值比较器（串联扩展方式）


输入：$A=A_7A_6A_5A_4A_3A_2A_1A_0$　$B=B_7B_6B_5B_4B_3B_2B_1B_0$

输出：$F_{A>B}$ $F_{A<B}$ $F_{A=B}$




3.4 常用组合逻辑电路分析与应用

例3：用7485比较两个16位二进制数$W(w_{15}\sim w_0)$和$V(v_{15}\sim v_0)$的大小



当位数较多，且要满足一定的速度要求时，串接方式传递时间较长，为提高速度可以采用并联实现。

3.4 常用组合逻辑电路分析与应用



特点：速度快，但连接较复杂，耗材多。

3.5 组合逻辑电路的竞争与险象

基本概念

竞争：输入信号经不同路径到达输出端有先有后的现象

险象：由于竞争使得电路产生了非预期错误输出的现象

竞争与险象关系：

- 有竞争不一定会出现险象，但险象一定是竞争的结果

竞争的分类：

- 非临界竞争：不会使电路产生错误输出的竞争
- 临界竞争：会使电路产生错误输出的竞争（即险象）

险象尽管出现的错误是短暂的，也可能引起电路工作的不可靠，应当设法消除或避免电路中可能出现的险象。

3.5 组合逻辑电路的竞争与险象

一、组合险象


1. 险象的产生

- 组合电路中的险象是一种瞬态现象，它表现为在输出端产生不应有的尖脉冲，暂时地破坏正常逻辑关系。一旦瞬态过程结束，即可恢复正常逻辑关系。


3.5 组合逻辑电路的竞争与险象

例：$F = AB + \overline{A}C$

当$B = C = 1$ 时，$F = A + \overline{A} = 1$



A经过不同路径达到F，产生了竞争



竞争而在电路输出端产生尖脉冲，即产生了险象

3.5 组合逻辑电路的竞争与险象

2. 险象的分类

根据输入变化前后，输出是否相同而分为静态险象和动态险象。


——静态险象：在输入变化而输出不应发生变化的情况下，输出端产生了短暂的错误输出。

——动态险象：在输入变化而输出应该发生变化的情况下，输出在变化过程中产生了短暂的错误输出。

按错误输出脉冲信号的极性分为“0”型险象与“1”型险象。

——“0”型险象：错误输出信号为负脉冲；

——“1”型险象：错误输出信号为正脉冲。



3.5 组合逻辑电路的竞争与险象

二、 组合险象的发现和消除

方法：代数法和卡诺图法

1. 代数法发现和消除组合险象

- 判断函数表达式存在险象的方法：

  （1）检查是否存在具备竞争条件的

  原变量和反变量的形式出现在函数表

  （2）如果上述变量X存在，则检查表达式是否可在一定条件下成为$X+\overline{X}$或者$X\cdot\overline{X}$的形式，若能则说明与函数表达式对应的电路可能产生险象。

- 代数法消除组合险象方法：在函数中增加冗余积项或和项，使函数值保持其应有的逻辑值。

将其它变量的各种取值组合依次代入函数表达式，从而消去其它变量。

3.5 组合逻辑电路的竞争与险象

例： 试判断函数$F=\overline{A}\overline{C}+\overline{A}B+AC$对应的电路是否可能产生险象，如可能则消除之。

解： 观察发现，**变量*A*和*C*具备竞争的条件**，应分别进行检查。

检查*A*：

$BC=00 \quad F=\overline{A}$

$BC=01 \quad F=A$

$BC=10 \quad F=\overline{A}$

$BC=11 \quad F=A+\overline{A}$

检查*C*：

$AB=00 \quad F=\overline{C}$

$AB=01 \quad F=1$

$AB=10 \quad F=C$

$AB=11 \quad F=C$

当*B*=*C*=1时，*A*的变化可能使电路产生险象.

***C*发生变化时不会产生险象.**

消除险象的方法：在函数表达式中增加冗余积项*BC*。

$$F=\overline{A}\overline{C}+\overline{A}B+AC+BC$$

3.5 组合逻辑电路的竞争与险象

例：试判断下面函数对应的逻辑电路是否可能产生险象，如可能则消除之。 $F=(A+B)(\overline{A}+C)(\overline{B}+C)$

解：观察发现，变量*A*和*B*具备竞争的条件，应分别进行检查。

检查*A*：

$BC=00 \quad F=A\overline{A}$

$BC=01 \quad F=A$

$BC=10 \quad F=0$

$BC=11 \quad F=1$

检查B：

$AC=00 \quad F=B\overline{B}$

$AC=01 \quad F=B$

$AC=10 \quad F=0$

$AC=11 \quad F=1$

当*B=C=0*时，*A*的变化可能使电路产生险象.

当A=C=0时，B发生变化时电路可能产生险象.

消除险象的方法：增加冗余积项（*B+C*）和（*A+C*）。

$$F=(A+B)(\overline{A}+C)(\overline{B}+C)(B+C)(A+C)$$

3.5 组合逻辑电路的竞争与险象

2. 卡诺图法发现和消除组合险象

当描述电路的逻辑函数为"与或"式时，可采用卡诺图来判断是否存在险象。

判断方法：

- 作出函数的卡诺图，画出和函数表达式中各与项对应的卡诺圈；
- 观察是否存在"相切"的卡诺圈，若存在则电路可能产生险象。

两卡诺圈不相交且存在相邻最小项，而相邻最小项不属于任一卡诺圈。

消除方法：


- 增加一个冗余的卡诺圈，将两个"相切"的卡诺圈用最大的冗余卡诺圈相连。

3.5 组合逻辑电路的竞争与险象

例：判断函数对应电路是否存在险象，若存在消除之。

$$F = \overline{A}D + \overline{A}C + AB\overline{C}$$

解：画出函数的卡诺图。



相邻最小项$\overline{A}B\overline{C}D$与$AB\overline{C}D$不被同一卡诺圈所包含

电路可能产生险象

消除险象方法：增加冗余的卡诺圈，将相邻最小项包含

$$F = \overline{A}D + \overline{A}C + AB\overline{C} + B\overline{C}D$$

3.5 组合逻辑电路的竞争与险象


例：判断函数对应电路是否存在险象，若存在消除之。

$$F=(A+B)(\overline{B}+C)$$

解：或与式无法用卡诺图直接表示，但其反函数是与或式。

反函数不会影响原函数的竞争与险象的特性。

$$\overline{F}=\overline{A}\,\overline{B}+B\overline{C}$$



卡诺图中存在“相切”卡诺圈，电路可能产生险象


消除险象方法：增加冗余的卡诺圈，消除“相切”

$$\overline{F}=\overline{A}\overline{B}+B\overline{C}+\overline{A}\overline{C}$$

$$F=(A+B)(\overline{B}+C)(\overline{A}+C)$$

3.5 组合逻辑电路的竞争与险象


思考：已知某函数在卡诺图中的表示如下，判断该函数对应电路是否存在险象，如存在请消除之。




3.5 组合逻辑电路的竞争与险象

3. 增加惯性延时环节消除险象

方法：在电路的输出端连接一个惯性延时环节，通常是RC滤波器。






RC滤波器是一个低通滤波器，可过滤掉频率较高的险象尖脉冲。使用此方法要适当选择时间常数($\iota=RC$)，要求ι足够大，以便“削平”尖脉冲；但又不能太大，以免使正常的输出发生畸变。

练习

分析下面布尔函数对应的逻辑电路是否存在组合险象，如有则消除之。

$$F(A,B,C,D)=\overline{A}\ \overline{C}+AD+BC\overline{D}$$



本章结束